
③ → Cache directa
→ write - through
→ 4 blocos 8 bytes cache


bloco	content								tag (endereço)	V
0	2a	5d	04	aa	78	00	9c	23	29 0000 2	1
1	16	62	34	66	7a	10	9f	a3	00 00 893	1
2	99	52	36	ee	88	60	3e	26	76ed 001	1
3	42	15	90	0d	71	a6	3f	6d	65a6 rrr	0

a) Show how cache is organized for the cache access can mantain the principle



Digitalizada com CamScanner

To = 0x52 00 00 44



tag Bloco 01


2a 5d 04 99

6) 8 blocos 4 Gb/s

38 Gib

	Conteúdo	Tag	V
0	aa ff ee 33	123456a	0
1	12 34 56 78	760d001	1
2	88 60 3e 26	7fff d55	1
3	71 a6 3f 6d	7fff d55	1
4	34 ff 13 aa	07 f9 e9 10	0
5	78 00 9e 23	0000 e33	1
6	7a 10 9f a3	2900002	1
7	99 43 65 64	7f d1 d12	0

a) How order is decomposed? $\rightarrow 2^3 = 8$ blocos



b) Hentron, Invalidation, write operations ocorrem na memória cache após seguinte sequência operações

1 R1 ← 0x ff ff ff ff

2 R4 ← R3 + R2

3 R4 ← 0x 0F f3 22 10

4 R5 ← MEM[R4]

5 R5 ← R4 + R5

6 R6 ← 0x ff ff aa a8

7 MEM[R6+4] ← R1

Digitalizada com CamScanner

(1) $\beta_1 \in$ [illegible]
não há alguma memória cache,
não há acesso a memória

(2) $\beta_4 \in \beta_3 + \beta_2$
não há acesso a memória

(3) β_4 não há acesso a memória

(4) $\beta_5 \in \ker\{\beta_4\}$

Digitalizada com CamScanner


(7) 16 bits address
8 blocks → 8 bytes

Block	Data	Tag	V	D
0	aa ce de hf 34 33 11 01	235	1	0
1	66 ad 45 4f af de 71 09	391	1	1
2	ce 34 a6 1f 56 cd ff ff	073	1	1
3	dd 6+ 72 26 3z 56 32 71	198	0	1
4	fe 32 11 9f aa 6a a6 06	311	1	0
5	ff 10 00 04 01 07 03 04	778	0	0
6	11 03 41 32 ee dd ee ff	712	1	1
7	22 01 c5 01 05 06 07 05	387	0	1

9) address size → 16 bits
block size 8 bytes

$\log_2(8) = 3$

$2^4 = 8 = 2^3 = 3$



Digitalizada com CamScanner

⑨ 18 Gib → endereço

Direct mapping

32 Gib

16 palavras

write through

Index = Endereço memória mod (nº blocos)

Se nº blocos = 2^6 a index é dada pelos 6 Gib menos significativos

Index Gib = 6

Reference nº Gib = w

Etiqueta nº Gib = (32 − 6 − w − 2)

Bloco 0000000000000000000 18 Gib

11 | 1111 | 1111 | 1111 | 1111

3 | x | x | x | x

Capacidade memória = $2^{(\text{index} + \text{nº blocos dentro} + 2)}$

$2^{(4+2)} = 256$

c) nº Gib index = $2^n = 16 \Leftrightarrow 4$ Gib (index)

tag = 96 → 4 + 4 + 4 = 12 Gib (tag)

nº total Gib

tags size = total − (n + m + 2)

total n Gib = $2^n \times$ (Clock size + tags size + Valid size)

Block number = (block address) mod (# blocks)

index = 6 Gib

tags = x Gib

$> 2^{14} \times (1 + 12 + 32) = 720$ Gib

Digitalizada com CamScanner

e) L -> leitura, E -> escrita

① 2d f10 — 00 | 10 | 11 | 01 | 1111 | 0001 | 0000 — offset
0 B 7 C — index 4 — 0x8

B7C — tag — 4 — index — V — valida → B7E — localeta — 1 — hit

① 0x6198 fa34

② 234 54 — 00 | 10 | 00 | 11 | 01 | 00 | 01 | 01 | 01 | 00 — offset
0 8 D 1 — index (5)

8D1 — tag — 5 — index — 0 = 0! → hit ⇒ le da memoria principal e poe no cache

S tag obj e U=1

③ 3f7B0 — 00 | 11 | 1111 | 0111 | 10 | 11 | 00 | 00 — offset
F D E 4 — index 12


FDE — tag — 12 — index — V — valida → FDF — nom hit

le dado da memoria principal e poe-o

FDE, index 12, U=1

Digitalizada com CamScanner

④ 0x48e4




123 tag = stalth

1 Index

1 V

Escreve 0x1212a606 no bloco 1, V=1 e atualiza memória no endereço 0x48e4

⑤ 0x3f70




rpf tag

4 Index ⇒

para o index 4 a tag é diferente (67e). Vai alterar escolhe, colocar o valor 0000 1111 na memória principal no bloco 0x3f70

⑥ 0x1d68



177 tag

9 Index

V = 1

no match Vai alterar bloco tag é diferente (877)

Coloca 0x aaaa6606 em endereço 0x1d68


Digitalizada com CamScanner

(5) Write back

a) Como é

Como igual Cache - Item

① 2df10



B7e tag
4 Index
V 1

Hit

Le o valor 6198fa34 da memória cache


②

B7e tag
4 Index
V 1
d =0

Write Hit

Como d=0 mas é preciso fazer Write Back o valor 33334444 é escrito na memória cache no bloco 4
V=1, d=1, tag B7e

③ 10e64




431 tag
9 Index
V = 1
d = 1

Write miss

é preciso V=1, d=1 e o valor FFFFFFFE é preciso ser escrito na memória principal no endereço 877 + Index e o valor armazenado é escrito em 431+9

Digitalizada com CamScanner


④ 23454



8 d 1 tag
5 index
V = 0
d = 1


read miss word

Write Code - Procura o valor da memória coloca index 5, bloco 8d1
V = 1, d = 0



Read miss
V = 0 não há Write Code
Procura memória principal e coloca no lugar de 12

⑤ 3F760



tag
index

V = 1
d = 1

Digitalizada com CamScanner

(11) Acesso L1 → Hem 70ns

36% acesso a memória

	Cache	% Hits	Tempo acesso
P1	1kB	11,4%	0,62ns
P2	2kB	8.%	0,66ns

9) CPU time = Instruction count * CPI * clock period

CPI = CPI perfect + CPI stall

$$\text{Clock Rate}_{P1} = \frac{1}{0,62 \times 10^{-9}} \Rightarrow 1,61\ GHz$$

$$\text{Clock Rate}_{P2} = \frac{1}{\text{tempo acesso}} = \frac{1}{0,66 \times 10^{-9}} = 1,51\ GHz$$

6) CPI ao acesso memória 2 casos

P1 | Memory access time = 1.00 * 0,62 + 0,114 * 70 (% miss)

= 8,6 ns

P2 Memory access time = 1.00 * 0,66 + 0,08 * 70 (% miss)

= 6,26ns

Digitalizada com CamScanner

c) CPI = 1

β_1 miss penalty = $\frac{70}{0,62}$ = 113 ciclos

β_2 miss penalty = $\frac{70}{0,66}$ = 107 ciclos

CPI stall branch misses$_{\beta_1}$ = 1 * 0,114 * 113 = 12.882

CPI stall load misses$_{\beta_1}$ = 0,3 * 0,114 * 113 = 4.38

CPI_{β_1} = CPI perfect + CPI stall load misses + CPI stall branch misses

CPI_{β_1} = 1 + 12.882 + 4,38 = 18,262

CPI stall branch misses$_{\beta_2}$ = 1 * 0,08 * 107 = 8,56

CPI stall load misses$_{\beta_2}$ = 0,34 * 0,08 * 107 = 2,91

CPI_{β_2} = 1 + 8,56 + 2,91 = 12,47

$\frac{18,262}{12,47}$ = β_2 * 1,39 β_1

Digitalizada com CamScanner

(2)

Tempo = 16 ns

Taxa falha cache instruções = 5%

Taxa falha cache dados = 10%

Tempo memória principal = 80 ns

Média loads/stores = 40% instruções

a) 1000 instruções

1000 instruções implicam 1000 acessos a I-cache e 400 acessos a D-cache → 1000 + 400

Logo: I-cache → 1000 × 0,05 = 50 falhas em 1000

D-cache → 400 × 0,1 = 40 falhas em 1000

No total temos 90 falhas / 1000 + 1000 acessos

ou seja 1400 acessos à memória

b) Para a mesma cache aplicando os mesmos caminhos, significa a ocorrência de 90 falhas em 1400 acessos realizados. Logo 90/1400 = 0,0643

6,43%

c) CPI perfect = 1,2

CPI = CPI perfect + CPI stall

CPI stall = Nacessos / Inst × Miss rate × Miss penalty (ciclos)

Miss penalty (ciclos) = $\frac{80\,ns}{1\,ns}$ = 80 ciclos

CPI stall = Nacessos acessos / Inst = 1 + 0,4 (LW and SW) = 1,4

Digitalizada com CamScanner

1) Sem cache:

$CPI = 1.2 + (1.4) \times 10 \times 80 = 113,$ ciclos / instrução

Com cache:

$CPI = 1.2 + 0.0643 \times (1,4) \times 80 = 8.4$ ciclo / inst

$$\frac{\text{Acesso}}{10 \text{ ins/ic}} = \frac{1000 \cdot 1400}{1000}$$

$$= 1.4$$

Digitalizada com CamScanner

(13)

Endereços 32 Gib
4 words / bloco
4096 blocos = 4k blocos

Byte offset
4 Byte 32 Gib

a) • Mapeamento direto

4k blocos => 2^{12} blocos → Index 12 Gib
word offset = $2^{②} = 4$ (para indexar 4 words/bloco)
Byte offset = $2^{②} = 4$ (" " 4 bytes/word)


n Gib tag = 32 - 12 - 2 - 2 = 16 Gib
n Gib total etiquetas = 16 x 4k = 64k



• Associativo c/ 2 vias


→ 2 blocos / entrada de cache

12 - 1
11 Gib para o Index, 1 Gib mais para a tag



18 + 8 Gib tag = 17
n.º total tags = 17 x 4k = 68 kGib

• Associativo c/ 4 vias



→ 4 blocos / entrada cache

Index 12 - 2 = 10 Gib
tag 16 + 2 = 18 Gib
n total etiquetas = 18 x 4k = 72 kGib

Digitalizada com CamScanner

- Procedimento total
  - -> 4k blocos no único endereço
    - 0 bits index



32 - 2 - 2 = 28 bits
(word word byte)

Nº total bits log = 28 × 4k = 112 kbits

14) Cache concorrente 2 way

Memória endereçável 64 KB → 16 bits

Dados Tabela

Nodos: 8 x 8 bytes = 64 bytes

Head: 2 bytes

Valido 2 bits

(1) → 3 bits

word offset 2 (3) = 8 index

log = 16 - 3 - 2

~~32+32+2+2~~ (x2) = = 11 bits

~~11 x 8 bytes = 88 bytes~~

total = ~~64 + 22 + 2 + 2~~ = ~~90 bytes~~

32 + 32 + 11 + 11 + 2 + 2 = 90 bytes

tag log

6) 2 log → 22 comparações de bits

f) 85 67 →

1000	0110	0111	0111
8	6	7	7

tag index

log = 868 ok

index = 1

V = 0 não valido

F798 →

1111	0111	1001	1000
F	7	9	8

index

log = 79e

index = 6

V = 1

ff

- 66 3E

0110 | 0110 | 0011 | 1110
3 | 3 | 3 | 7

log = 331
index = 7

log bait
não existe em cache

e) DE.

f) - 01FF

- 831E

0000 | 0001 | 1111 | 1111
index

0100 | 0011 | 0001 | 1100
7

o conteúdo de cada deveria ficar numa "via" diferente

3 FD30

3 D50

3A 71

| 001 | 0000 |
4

| 01 | 0000 |
4

| 0111 | 001 | 0001 |
4

3 candidato 2

Digitalizada com CamScanner

4) Dirty
→ cache - thought
→ write back



Relaxe de uma maneira "cache" do tipo write-back, pensando do tipo write-through não necessitam mudanças multicore.

Digitalizada com CamScanner

32

CPU clock = 1×10^9

CPI stall Inst Accesses = 1 × Miss Rate Inst Accesses × Miss penalty

CPI stall data Accesses = 1000 data/1000 × Miss Rate data Accesses × Miss Penalty

CPI = CPI perfect + CPI stall Inst Accesses + CPI stall data Accesses

CPU clock = 1×10^9

Miss rate Inst. Access = 0.05

Miss rate data Access = 0.10

1 access to Memory = 20ns

100 clock/1ns = 0.4

a) Calculate on 1000 instructions

CPI stall Inst Accesses = 1 × 0.05 × Miss Penalty

CPI stall data accesses = 0.4 × 0.10 × Miss penalty

Miss penalty = $\frac{20}{1 \text{ access}}$

Digitalizada com CamScanner

(15)

32 bits


Tamanho Ram = 8 GB

a) 64 KiB
64 palavras / bloco
Direct Mapping
Tempo = 1 ns
Taxa falhas = 10%
Write-Back

b) 512 KiB
128 palavras / bloco
4 vias
Tempo = 4 ns
Taxa falhas = 5%
Write-through
2 BU → Least recently used

c) Determine onde cada acesso

0x25 031 968



tag = 29 3

Palavras
64 KiB / (64 x 4) = $2^{10} / 2^2$ = 256 blocos ⇒ Index = 8 bits

64 words / bloco ⇒ word offset 26 → 6 bits

c2:

$$\text{Nº linhas cache} = \frac{512\ kB}{4 \times 128 \times 4B} = \frac{2^{10}}{2^2} = 256$$

⇒ Índice 8 bits

128 words / bloco ⇒ 7 bits word offset



elg 1 = 0x25 03

elg 2 = 0x 12 81

6) 1000 instruções

10% stores

20% loads

30% branch

40% arithmetics

Acesso memória (10 + 20) = 30%

Digitalizada com CamScanner

(15) 32 bits


Tempo acesso memória principal: 80ns

2) 64 KiB
64 words/bloco
Tacerto = 1ns
Tfalha = 10%
Write-back

L1: 512 KiB
128 words/bloco
4 vias
Tacerto = 4ns
Tfalha = 25%
Write-through
ZBU → last recent used

9) 0x25031968


L1:



nº entrada cache (index)

$\frac{64\,KiB}{64 \times 4\,B/bloco} = \frac{2^{16}}{2^8} = 256$ blocos então : 8 bits

64 words/bloco word offset 6 bits



nº entrada cache = $\frac{512\,KiB}{4 \times 128 \times 4\,B/entrada} = \frac{2^{16}}{2^8} = 256$

index = 8 bits

128 word/Bloco = 7 bits word offset

Digitalizada com CamScanner

$\log_2 1 = 0.x2503$

$\log_2 2 = 0x1281$

c) 10% slows
20% load
30% ~~loads~~
40% ~~branches~~ arithmetics

ex 1000 inst ⇒ 1000 acessos l1

⇒ 1000 x 0.1 acessos l2

⇒ 1000 x 0.1 x 0.25 acessos mem
falha l1 falha l2

ex slows 1000 x 0.1 = 100 acessos l1

⇒ 1000 . 0.1 x 0.1 = 10 acessos l2

write-through implica acesso à memória principal sempre

ex loads 1000 x 0.2 = 200 acessos l1

1000 x 0,2 x 0,1 = 20 acessos l2

1000 x 0,2 x 0,1 . 0,25 = 5 acessos mem

total acessos memória principal

25 + 10 + 5 = 40 acessos mem

Digitalizada com CamScanner

f) $I_{medio} = I_{acerto_{11}} + I_{erro_{21}} * (I_{acerto_{12}} + I_{erro_{11}} * Penalty)$

Digitalizada com CamScanner